• impiego: Memoria Principale (RAM)

  • elemento di memoria che si basa sulla carica (1) e scarica (0) del condensatore

  • una cella DRAM è formata da: 1 transistor e 1 condensatore

  • è necessario un refresh periodico

  • La struttura della DRAM è la seguente:

    • ha una struttura a blocchi "quadrata"
    • la sua capacità (2^n)*(2^n)

    Lettura e scrittura

    • RAS: Row Access Strobe
    • CAS: Column Access Strobe

    Refresh celle di memoria

    • il condensatore della cella si scarica in pochi millisecondi
    • entro questo tempo è necessario riscrivere il dato nella DRAM

    • la frequenza di refresh non è quindi altro che la frequenza della ripetizione delle azioni di refresh

    Sync DRAM

    • l'accesso alla memoria è sincrono con il Clock dato dalla CPU ⇒ utilizzo di latch
    • indirizzamento e recupero dati separati in modo da ridurre l'impatto della latenza

    DDR-SDRAM (Double Data Rate)

    • riescono 2 trasferimenti per ciclo di clock
    • Data-rate doppio rispetto alla frequenza del clock del bus
    • La sincronizzazione del funzionamento avviene su entrambi i fronti del clock
      • Ha una alta velocità di trasferimento