Approfondimento

• L'interleaving usa la suddivisione della MM in banchi. In questo modo, se prima leggevo una sola parola da un solo banco adesso posso leggere (nel tempo di lettura di una sola parola) 4 parola simultaneamente, usando gli altri banchi di memoria che non sono usati, per velocizzare il throughput.
• Abbiamo adesso una struttura cosi:

• Se la cache ha linee di 4 parole e la memoria principale e un banco di memoria principale è di 1 parola allora la Miss_Penalty è di 1(invio indirizzo) + 15 * 1 (attivazione della MM è lettura in paralello di un insieme di 4 parole) + 1 * 4 (il bus può trasferire una parola nella cache quindi si fa 1 ciclo di clock per ogni trasferimento dall'usicta del Memory Data Register alla linea di cache)