• Per leggere i valori in uscita dei register file, l'utilizzo di MUX va bene. Nel caso delle CACHE (migliaia di linee) si perde l'efficienza

  • ⇒ si utilizzano i 3-state buffer e si costruisce un MUX "modificato" strutturato come segue

    

• dal momento che il decoder è una schiera di porte AND, anch'esso perde efficienza in grande scala.

  • ⇒ si modifica la disposizione dei chip di SRAM adeguandoli a Matrice riducendo così notevolmente l'indirizzo in input al decoder separando la lettura delle linee dalla lettura delle colonne

Sync SRAM

• Spesso i dati vicini vengono utilizzati quindi, viene inserito un buffer che memorizza tutta la linea della matrice e secondariamente i mux sceglieranno la colonna. In questo modo si trasferiscono blocchi di memoria ⇒ modalità BURST
  • Questi chip sono chiamati SRAM Sincroni (SSRAM)

SRAM come insieme di CHIP

• una memoria SRAM è strutturata tramite un insieme di chip.
• I segnali di "chip select", "output enable" e "write enable" servono a definire il comportamento dei singoli chip
• in questa circostanza vige il Principio di località: i dati all’ interno di un chip verranno utilizzati negli istanti di tempo successivi
• Bisogna effettuare un dimensionamento e in base a quello poi si definisce la struttura dei chip