• La gerarchia di memoria è fatta cosi:

• Se serve 1 ciclo di clock per inviare l'indirizzo, 15 per ciascuna attivazione della MM (dall'invio dell'indirizzo alla parola in uscita) e 1 ciclo di clock per il trasferimento in cache, usando questo sistema avremo 1 + 15*4 (cache da 4 parole quindi vanno fatti 4 attivazioni) + 1 * 4 (vanno fatti 4 trasferimenti dalla MDR alla cache) = 65 cicli di clock.

Tecniche di ottimizzazione della Miss Penalty

Interleaving

Bus ampio